Por favor, use este identificador para citar o enlazar este ítem: https://repositorio.unipampa.edu.br/jspui/handle/riu/4697
Tipo: Trabalho de Conclusão de Curso
Título : Desenvolvimento de uma Arquitetura em Hardware do Bloco de Binarização do CABAC Baseado no Padrão HEVC
Autor(es): Alonso, Camila de Matos
Primeiro Orientador: Ramos, Fábio Luís Livi
1° Membro da banca: Ramos , Fábio Luís Livi
2° Membro da banca: Domingues Júnior, Julio Saraçol
3° Membro da banca: Neves, Bruno Silveira
Resumo: O codificador de entropia é responsável pela representação simbólica de dados de forma a representá-los com um número menor de bits. No padrão HEVC existe apenas um tipo de codificador de entropia, o CABAC (Context Adaptive Binary Arithmetic Coding – Codificação Aritmética Binária Adaptativa ao Contexto), que é similar ao utilizado no padrão anterior, o H.264/AVC, porém foi modificado para facilitar o processamento paralelo. Este trabalho apresenta uma arquitetura em hardware para o bloco de binarização do CABAC, que é o primeiro bloco executado no processo do codificador de entropia. Este bloco tem como objetivo reduzir o tamanho do alfabeto de símbolos, simplificando assim os custos da modelagem de contexto e facilitando a tarefa da codificação aritmética. Como resultado deste trabalho, buscou-se uma arquitetura eficiente em termos de desempenho e com redução no consumo de potência. Para realizar a síntese da arquitetura, foi utilizada a ferramenta RTL Compiler da Cadence e a biblioteca de células de 65 nm da ST. Os resultados da análise do consumo de potência em cima do gate-level netlist mostram que a arquitetura final proposta teve redução de consumo de potência de até 41% em relação a arquitetura inicial.
Resumen : The entropy encoder is responsible for the symbolic data representation in order to represent it with a smaller number of bits. In HEVC standard, there is only one type of entropy coder, the CABAC (Context Adaptive Binary Arithmetic Coding), which is similar to that used in the previous standard, H.264/AVC, but it has been modified to facilitate the parallel processing. This work presents a hardware architecture for the binarization block of CABAC, which is the first block in the entropy encoding process. This block aims to reduce the alphabet symbols size, thus simplifying the costs of context modeling and facilitating the task of the arithmetic coding. As a result of this work, an architecture with efficient performance and reduced power consumption was sought. The synthesis of architecture was performed by using, the RTL Compiler from Cadence tool and 65 nm ST gates library. The results show that synthesis of the final proposed architecture has reached a reduction in power consumption up to 41% compared to the initial architecture.
Palabras clave : Codificador de entropia
CABAC
bloco de binarização
entropy coder
binarization block
CNPQ: CNPQ::ENGENHARIAS
Idioma: por
metadata.dc.publisher.country: Brasil
Editorial : Universidade Federal do Pampa
Sigla da Instituição: UNIPAMPA
Campus: Campus Bagé
Citación : ALONSO, Camila de Matos. Desenvolvimento de uma Arquitetura em Hardware do Bloco de Binarização do CABAC Baseado no Padrão HEVC . 79p. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal do Pampa, Campus Bagé, Bagé, 2016.
Tipo de acesso: Acesso Aberto
URI : http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4697
Fecha de publicación : 7-dic-2016
Aparece en las colecciones: Engenharia de Computação

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TCC_2016_2_Camila_Alonso.pdf1.81 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.