Por favor, use este identificador para citar o enlazar este ítem: https://repositorio.unipampa.edu.br/jspui/handle/riu/4675
Tipo: Trabalho de Conclusão de Curso
Título : Implementação e validação de uma arquitetura em hardware do interpolador para o bloco de compensação de movimento baseado no padrão HEVC
Autor(es): Machado, Davidson Pereira
Primeiro Orientador: Ramos, Fábio Luís Livi
1° Membro da banca: Ramos, Fábio Luís Livi
3° Membro da banca: Neves, Bruno Silveira
4° Membro da banca: Domingues Júnior, Julio Saraçol
Resumo: O grande aumento de dispositivos com altas resoluções faz crescer também a demanda pela qualidade de vídeo que, por sua vez, aumenta o tráfego de vídeo pela Internet e demais formas de comunicação. Com isso, faz-se necessária a codificação de vídeo, afim de eliminar informações redundantes presente em sequências de vídeo. A tarefa da codificação apresenta alto grau de complexidade, o que inviabiliza que sua execução puramente em software consiga atender aos usuários, com vídeos que apresentem taxas de quadros suficiente para que não ocorra latency-at-game (LAG), isto é, que o intervalo de tempo de exibição entre os quadros seja grande suficientemente para que o usuário sinta a sensação de travamentos. A bateria é o maior gargalo da tecnologia móvel moderna, o que implica que a mesma deva ser utilizada de forma eficiente. Assim sendo, soluções em hardware surgem como possibilidades de contorno, desses contextos. O presente trabalho propõe a implementação em hardware do bloco interpolador dentro do contexto da compensação de movimento baseado no padrão HEVC de codificação de vídeo, visando ganhos em desempenho e redução do consumo de potência.
Resumen : The large increase in devices with high resolutions also grows the demand for video quality that, in turn, increases the video traffic over the Internet and other forms of communication. Thus, it is necessary to encode video in order to eliminate redundant information in video sequences. The task of coding has a high degree of complexity, which prevents its performance purely in software to serve users with videos that have frame rates enough, so that there is latency-at-game (LAGs), namely the display time interval between frames, which is large enough for the user to feel the sense of crashes. Battery is the main bottleneck of the current mobile embedded technology, which implies it should be used efficiently. Therefore, hardware solutions come as contour possibilities at this mentioned context. This work proposes a hardware implementation of interpolating block within the motion compensation context based on the standard video encoding HEVC to achieve gains in performance and reduced power consumption.
Palabras clave : HEVC
Codificação de Vídeo
Hardware
Compensação de Movimento
Consumo de potência
Video Coding
Hardware
Motion Compensation
CNPQ: CNPQ::ENGENHARIAS
Idioma: por
metadata.dc.publisher.country: Brasil
Editorial : Universidade Federal do Pampa
Sigla da Instituição: UNIPAMPA
Campus: Campus Bagé
Citación : MACHADO, Davidson Pereira. Implementação e validação de uma arquitetura em hardware do interpolador para o bloco de compensação de movimento baseado no padrão HEVC . 59 p. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal do Pampa, Campus Bagé, Bagé, 2016.
Tipo de acesso: Acesso Aberto
URI : http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4675
Fecha de publicación : 8-jul-2016
Aparece en las colecciones: Engenharia de Computação

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TCC_2016_1_Davidson_Machado.pdf2.13 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.