Please use this identifier to cite or link to this item: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4725
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Ramos, Fábio Luís Livi-
dc.creatorBonatto, Luana Vieira Martinez-
dc.date.accessioned2020-01-16T13:46:03Z-
dc.date.available2020-01-15-
dc.date.available2020-01-16T13:46:03Z-
dc.date.issued2016-11-12-
dc.identifier.citationBONATO, Luana Vieira Martinez.Desenvolvimento de arquiteturas digitais para o módulo de transformadas, segundo o padrão HEVC de codificação de vídeo. 74 p. 2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal do Pampa, Campus Bagé, Bagé, 2016.pt_BR
dc.identifier.urihttp://dspace.unipampa.edu.br:8080/jspui/handle/riu/4725-
dc.description.abstractThere has been an increasing demand for higher quality video, considering the high amount of electronic devices that process digital video, resulting in increasingly high resolutions. For that purpose, video coding techniques are used, which have as main goal the reduction of the required representation to process a digital video, implying in no loss of the visual quality of the transmitted and stored video. This work proposes a 1-D architecture Transform module (Discrete Cosine Transform) of the H.265 (HEVC) digital video encoder. Furthermore, the proposed work implements a digital hardware structure able to process all the four sizes (4x4, 8x8, 16x16 and 32x32) of residual matrixes, by using a purely combinational fashion. As result, energetic efficiency is achieved by inserting a low-power technique, based on a statistical analysis of the use of these transforms when playing real videos segments, without significant prejudice to the architecture performance. The functional validation was made using Mentor Graphics software Modelsim, and the frequency, area and power consumption results were obtained for ASIC 65 nm ST gate library synthesis, using Cadence RTL Compiler tool.pt_BR
dc.description.provenanceSubmitted by Daiana Leticia Paiva Bezerra (daianabezerra@unipampa.edu.br) on 2020-01-15T20:35:37Z No. of bitstreams: 1 TCC_2016_2_Luana_Bonatto.pdf: 2150018 bytes, checksum: 8c176454a33bb5499e4d5896a59775d3 (MD5)en
dc.description.provenanceApproved for entry into archive by Dayse Pestana (dayse.pestana@unipampa.edu.br) on 2020-01-16T13:46:03Z (GMT) No. of bitstreams: 1 TCC_2016_2_Luana_Bonatto.pdf: 2150018 bytes, checksum: 8c176454a33bb5499e4d5896a59775d3 (MD5)en
dc.description.provenanceMade available in DSpace on 2020-01-16T13:46:03Z (GMT). No. of bitstreams: 1 TCC_2016_2_Luana_Bonatto.pdf: 2150018 bytes, checksum: 8c176454a33bb5499e4d5896a59775d3 (MD5) Previous issue date: 2016-11-12en
dc.languageporpt_BR
dc.publisherUniversidade Federal do Pampapt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectcodificação de vídeopt_BR
dc.subjectHEVCpt_BR
dc.subjecttransformadaspt_BR
dc.subjectDCTpt_BR
dc.subjectbaixo consumo energéticopt_BR
dc.subjectvideo codingpt_BR
dc.subjecttransformspt_BR
dc.subjectDCTpt_BR
dc.subjectlow-powerpt_BR
dc.titleDesenvolvimento de arquiteturas digitais para o módulo de transformadas, segundo o padrão HEVC de codificação de vídeopt_BR
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.contributor.referee1Ramos, Fábio Luís Livi-
dc.contributor.referee2Domingues Júnior, Julio Saraçol-
dc.contributor.referee3Neves, Bruno Silveira-
dc.publisher.initialsUNIPAMPApt_BR
dc.publisher.countryBrasilpt_BR
dc.subject.cnpqCNPQ::ENGENHARIASpt_BR
dc.description.resumoCom o aumento significativo de tecnologias que fazem uso de vídeo digital, a codificação de vídeo surge dando suporte ao armazenamento e transmissão desse tipo de dado. As técnicas de codificação de vídeo apresentam como objetivo principal, reduzir a representatividade necessária para processar um vídeo, de maneira que esse processo não prejudique a qualidade visual do mesmo. Sendo assim, este trabalho apresenta o desenvolvimento de uma arquitetura para o Módulo de Transformada Discreta do Cosseno (DCT – Discrete Cosine Transform) 1-D (1-Dimensão) do codificador de vídeo digital do padrão H.265 (HEVC). Dessa maneira, esta proposta consiste na implementação de uma estrutura em hardware digital que seja capaz de processar os multi-tamanhos (4x4, 8x8, 16x16 e 32x32) de matrizes residuais, por meio de um desenvolvimento puramente combinacional. Como resultado, busca-se ganho de eficiência energética com a inserção de uma técnica de baixo consumo, baseada na análise do comportamento estatístico do uso das transformadas em sequência reais de vídeo, sem prejuízos consideráveis para o desempenho da arquitetura. Para a validação funcional é utilizado o software ModelSim da Mentor Graphics, e resultados de frequência, área e consumo de energia são obtidos por meio da síntese ASIC para a biblioteca de 65nm da ST, utilizando a ferramenta RTL Compiler da Cadence.pt_BR
dc.publisher.departmentCampus Bagépt_BR
Appears in Collections:Engenharia de Computação

Files in This Item:
File Description SizeFormat 
TCC_2016_2_Luana_Bonatto.pdf2,1 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.