Please use this identifier to cite or link to this item: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/3694
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Mello, Aline Vieira de-
dc.creatorLopes, Geaninne Marchezan do Nascimento-
dc.date.accessioned2019-02-01T12:28:08Z-
dc.date.available2019-02-01T12:28:08Z-
dc.date.issued2018-12-05-
dc.identifier.citationLOPES, Geaninne Marchezan do Nascimento. Investigando paradigmas de programação paralela sobre o MPSoC HeMPS. Orientador: Aline Vieira de Mello. 85 p. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) – Universidade Federal do Pampa, Campus Alegrete, Alegrete, 2018.pt_BR
dc.identifier.urihttp://dspace.unipampa.edu.br:8080/jspui/handle/riu/3694-
dc.description.abstractA Multiprocessor System on the Chip MPSoC is a system composed of several processing elements PEs. It is a technology that allows the execution of multiple tasks in parallel, such as multicore computers. However, unlike those computers with few cores, a MPSoC tends to have hundreds of PEs. Generally the communication between the PEs of na MPSoC is implemented via messages, which are transmitted through the channels of na Intra-Chip Network (NoC). Due to the structural similarity, it is believed that the same models used in the programming of parallel machines (clusters and Graphics Processing Units (GPUs)) can be used in MPSoCs. Among them, we can mention: Master-Slave; Pipeline; Parallel Phases; and Divide and Conquer. In this context, the present work aims to investigate the use of parallel programming paradigms in the development of applications for MPSoCs. For this purpose, Matrix Multiplication, AES, and Image Manipulation applications were implemented in the Master-Slave, Pipeline and Divide and Conquer paradigms. In addition, a tool, called HeMPS Parallel Programming, was proposed with the objective of assisting the programmer in the parallelization of applications. Two criteria were considered for the comparison between the paradigms: execution time and consumption of energized processors. The results obtained allowed to conclude that Pipeline was the paradigm that presented better performance and lower power consumption for the Image Manipulation application. However, their results were worse than those obtained by the sequential version. Thus, not justifying the adoption of parallelism for the size of simulated images. Already the Master-Slave paradigm presented better performance and lower energy consumption for the Matrix Multiplication and AES applications for the simulated input domains. However, the Divide and Conquer paradigm tends to have better run-time results for Matrix Multiplication and AES applications when the input size increases.pt_BR
dc.description.provenanceSubmitted by Cátia Araújo (catia.araujo@unipampa.edu.br) on 2019-01-31T15:24:00Z No. of bitstreams: 1 Geaninne Marchezan do Nascimento Lopes - 2018.pdf: 3356245 bytes, checksum: fa4f7a9cd4456467798ed1ba0d895b34 (MD5)en
dc.description.provenanceRejected by Dayse Pestana (dayse.pestana@unipampa.edu.br), reason: Conforme memorando 016/2018 inserir no metadados CNPQ somente a área principal on 2019-02-01T10:25:13Z (GMT)en
dc.description.provenanceSubmitted by Cátia Araújo (catia.araujo@unipampa.edu.br) on 2019-02-01T11:15:39Z No. of bitstreams: 1 Geaninne Marchezan do Nascimento Lopes - 2018.pdf: 3356245 bytes, checksum: fa4f7a9cd4456467798ed1ba0d895b34 (MD5)en
dc.description.provenanceApproved for entry into archive by Dayse Pestana (dayse.pestana@unipampa.edu.br) on 2019-02-01T12:28:08Z (GMT) No. of bitstreams: 1 Geaninne Marchezan do Nascimento Lopes - 2018.pdf: 3356245 bytes, checksum: fa4f7a9cd4456467798ed1ba0d895b34 (MD5)en
dc.description.provenanceMade available in DSpace on 2019-02-01T12:28:08Z (GMT). No. of bitstreams: 1 Geaninne Marchezan do Nascimento Lopes - 2018.pdf: 3356245 bytes, checksum: fa4f7a9cd4456467798ed1ba0d895b34 (MD5) Previous issue date: 2018-12-05en
dc.languageporpt_BR
dc.publisherUniversidade Federal do Pampapt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectCiência da computaçãopt_BR
dc.subjectMPSoCpt_BR
dc.subjectProgramação paralelapt_BR
dc.subjectComputer sciencept_BR
dc.subjectParallel programmingpt_BR
dc.titleInvestigando paradigmas de programação paralela sobre o MPSoC HeMPSpt_BR
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.publisher.initialsUNIPAMPApt_BR
dc.publisher.countryBrasilpt_BR
dc.subject.cnpqCNPQ::CIENCIAS EXATAS E DA TERRApt_BR
dc.description.resumoUm Sistema Multiprocessado no Chip MPSoC é um sistema composto por vários elementos de processamento (PEs). Trata-se de uma tecnologia que permite a execução de múltiplas tarefas em paralelo, tal como computadores multicore. Entretanto, diferentemente desses computadores com poucos núcleos, um MPSoC tende a possuir centenas de PEs. Geralmente a comunicação entre os PEs de um MPSoC é implementada via mensagens, as quais são transmitidas através dos canais de uma Rede Intra-Chip (NoC). Devido a semelhança estrutural, acredita-se que os mesmos modelos empregados na programação de máquinas paralelas (clusters e Unidades de Processamento Gráfico (GPUs)) podem ser empregados em MPSoCs. Dentre eles, pode-se citar: Mestre-Escravo; Pipeline; Fases Paralelas; e Divisão e Conquista. Neste contexto, o presente trabalho tem como proposta investigar o emprego de paradigmas de programação paralela no desenvolvimento de aplicações para MPSoCs. Para este propósito, foram implementadas aplicações Multiplicação de Matrizes, Manipulação de Imagens e Padrão de Criptografia Avançada (AES) nos paradigmas Mestre-Escravo, Pipeline e Divisão e Conquista. Adicionalmente, foi proposta uma ferramenta, denominada HeMPS Parallel Programming, com o objetivo de auxiliar o programador na paralelização das aplicações. Dois critérios foram considerados para a comparação entre os paradigmas: tempo de execução e consumo de energia dos processadores. Os resultados obtidos permitiram concluir que Pipeline foi o paradigma que apresentou melhor desempenho e menor consumo de energia para a aplicação Manipulação de Imagens. No entanto, seus resultados foram piores do que os obtidos pela versão sequencial. Assim, não justificando a adoção de paralelismo para o tamanho de imagens simuladas. Já o paradigma Mestre-Escravo apresentou melhor desempenho e menor consumo de energia para as aplicações Multiplicação de matrizes e AES para os tamanhos de entrada simulados. No entanto, o paradigma Divisão e Conquista tende a ter melhores resultados de tempo de execução para as aplicações Multiplicação de matrizes e AES quando o tamanho da entrada aumentar.pt_BR
dc.publisher.departmentCampus Alegretept_BR
Appears in Collections:Ciência da Computação

Files in This Item:
File Description SizeFormat 
Geaninne Marchezan do Nascimento Lopes - 2018.pdf3,28 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.