Please use this identifier to cite or link to this item: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/1648
metadata.dc.type: Trabalho de Conclusão de Curso
Title: Otimização de área e dissipação de potência em arquiteturas da transformada rápida de Fourier utilizando multiplicação de constantes múltiplas
Authors: Rahmeier, João Guilherme Nizer
metadata.dc.creator: Rahmeier, João Guilherme Nizer
metadata.dc.contributor.advisor1: Ghissoni, Sidinei
metadata.dc.description.resumo: Arquiteturas da Transformada Rápida de Fourier (FFT) são largamente utilizadas em sistemas de comunicação que utilizam multiplexação por divisão em frequências ortogonais. Esses sistemas compõem atualmente diversos padrões de comunicação, como: IEEE 802.11agjn, IEEE 802.20 acesso sem fio de banda larga móvel, linha digital assimétrica para assinante e transmissão de áudio e vídeo digital. Assim, este trabalho propõem uma metodologia utilizando soluções de Multiplicações de Constantes Múltiplas (MCM) para otimizar arquiteturas de estágio único, radix-2 com decimação no tempo da FFT. Utiliza-se o algoritmo proposto por Cooley e Tukey para determinação dos coeficientes da FFT e o algoritmo proposto por Aksoy et. al, para resolver o problema MCM. Elabora-se um algoritmo para síntese automática das arquiteturas em linguagem de hardware SystemVerilog. Cada arquitetura é verificada funcionalmente e sintetizada logicamente utilizando a biblioteca de células XFAB 0.18𝜇𝑚. A utilização dessa metodologia visa otimizar resultados de área e dissipação de potência para arquiteturas de 8 a 256 pontos.
Abstract: Digital implementations of the Fast Fourier Transform (FFT) are widely used in communication systems using Orthogonal frequency-division multiplexing. These systems currently comprise several communication standards such as: IEEE 802.11agjn, IEEE 802.20 mobile wireless broadband access, asymmetric digital subscriber lines and digital audio and video broadcasting. Thus, this work proposes a methodology using a multiple constant multiplication (MCM) solution to optimize single stage, radix-2 decimation-in-time FFT processors. It uses the algorithm proposed by Cooley and Tukey to determine the coefficients of the FFT and the algorithm proposed by Aksoy et. al to solve the MCM problem. Also, is developed an algorithm that automatically elaborates the FFT architectueres using the hardware description language SystemVerilog. Each architecture is functionally verified and logically synthesized utilizing XFAB 0.18𝜇𝑚cells library. The usage of this methodology aims to optimize results in area and power comsumption in architectures from 8 up to 256 points.
Keywords: Electrical engineering
Microelectronics
Fast Fourier Transform
Multiple constant multiplication
Publisher: Universidade Federal do Pampa
metadata.dc.rights: Attribution-NonCommercial-NoDerivs 3.0 Brazil
metadata.dc.rights.uri: http://creativecommons.org/licenses/by-nc-nd/3.0/br/
URI: http://hdl.handle.net/riu/1648
Issue Date: 25-Jun-2016
Appears in Collections:Engenharia Elétrica



This item is licensed under a Creative Commons License Creative Commons